博文
集成电路退化效应的研究方法
|||
目前，研究集成芯片退化效应的研究有两类验证方法：一类为EDA仿真，另外一类是硬件验证，现在最需要搞清楚的是两种方式都能够做什么？什么目的？这个需要不断补充：
EDA仿真：
硬件实验：
（1）流片试验：最直接的方式，直接采用某种工艺，生产芯片用于研究。但是价格昂贵，生产周期长。
（2）FPGA试验：利用FPGA的可配置性和可易用性。但最核心的问题，不能改变电路内部结构，而且也无法知晓内部具体结构特性，因此难以进行仿真和分析。若想从该方向入手，要解决两个问题，一是不管针对哪一款芯片，FLASH也好，SRAM也罢，都要利用EDA工具，深入到其内部结构中，能够对其内部结构进行配置；二是要大致获取其内部电路结构，用于进行HSPICE下的仿真工作。另外还有一个问题需要思考，用FPGA作为验证的载体，除了能够说明退化效应存在，还能够说明什么问题，有什么实际的意义？
https://m.sciencenet.cn/blog-285028-663947.html
上一篇：2013年2月17日日志
下一篇：上海浦东机场候机
扫一扫，分享此博文